半导体韬定律 “韬定律”是华为在面临美国尖端半导体设备极限封锁的背景下，提出的一种全新芯片设计与架构理论。它于2026年5月被华为高层正式对外公开。
简单来说，摩尔定律追求的是“物理缩微”（把晶体管做小），而韬定律追求的是“时间缩微”与“空间折叠”（通过架构创新让芯片变快）。这是中国半导体产业在无法获得最先进制程工艺时，选择“绕道超车”的核心底层逻辑。
传统的全球芯片产业一直遵循摩尔定律（Moore's Law）：集成电路上可容纳的晶体管数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。但摩尔定律极度依赖光刻机的技术迭代，美国制裁直接切断了中国获取ASML最先进EUV光刻机的途径，导致中国在“把晶体管做小”这条传统赛道上遭遇了物理和地缘政治的双重天花板。
既然不能在二维平面上无限做小，那就通过物理架构的折叠、算法的优化、时钟频率的精细控制（即时间维度的缩微），在相对成熟的工艺制程（如7nm或更成熟制程）上，逼出媲美甚至超越更先进制程（如3nm）的性能。
“韬定律”最核心的工程落地技术被称为“逻辑折叠芯片架构”。我们可以用一个通俗的比喻来理解这个概念：传统摩尔定律（盖平房）： > 想要住更多的人（容纳更多晶体管），就必须把每个人的房间都缩小（把晶体管从7nm缩到3nm），这样才能在同一块地皮上塞下更多人。但这需要极高精度的建筑工具（EUV光刻机）。我们的建筑工具精度不够，每个房间只能做到7nm大。那我们就往三维空间发展（3D堆叠），把平房改造成摩天大楼。
同时，通过“逻辑折叠”，让不同的计算任务像“共享办公”一样，在极短的时间差内复用同一个硬件单元（时间缩微），从而在不缩小晶体管体积的前提下，大幅提升单位面积内的计算效率。
