何庭波女士可能没想到，她信心满满地发布了“韬（τ）定律”，全球为之震惊，而中文

何庭波女士可能没想到，她信心满满地发布了 “韬（τ）定律”，全球为之震惊，而中文互联网上却是铺天盖地的质疑声！ 5 月 25 日，在上海举办的 IEEE 国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波站在全球顶尖半导体专家面前，平静地抛出了一个足以改变产业格局的概念。 韬定律的核心其实非常简单：以 "时间缩微" 替代 "几何缩微"。 过去六十多年，全球半导体产业一直沿着摩尔定律的轨迹前进。这条定律告诉我们，只要不断把晶体管做小，每 18-24 个月单位面积的晶体管数量就能翻一番，性能提升、成本下降。 但现在，这条路已经走到了尽头。当工艺制程推进至 3 纳米、2 纳米，量子隧穿效应、散热极限、制造成本同时亮起红灯。2 纳米节点的单套设计成本已突破 10 亿美元，边际红利急剧衰减。 华为提出的解决方案是：不问晶体管能做多小，只问信号能跑多快。通过 "逻辑折叠" 技术，华为把原本平面铺开的逻辑电路立体设计，精细到门级和触发器级。这就好比以前大家都在比谁的路修得窄，让车跑的距离短。现在华为是路宽不变，但修高架、挖隧道、优化红绿灯，让同样多的车跑得更快。 为了证明这不是 PPT 上的理论，何庭波公布了一组数据：2020 年 5 月到 2026 年 5 月，华为基于韬定律理念已经量产了 381 款芯片，覆盖手机、AI、汽车、工业、基础设施五大领域。今年秋季，华为还将发布新的麒麟手机芯片，完整采用逻辑折叠技术。华为预计，到 2031 年，基于韬定律的高端芯片晶体管密度将达到 1.4 纳米制程的等效水平。 正是这些数据和预测，引发了中文互联网最激烈的争论。 质疑者首先发难的就是 "等效 1.4 纳米" 这个说法。他们认为，晶体管密度的提升并不等同于单晶体管性能的同比提升。功耗、散热和实际运行频率的综合表现，才是衡量芯片竞争力的关键指标。 英伟达通过几何缩微实现的每一代制程进步，都伴随着晶体管性能、功耗和面积（PPA）的全面优化。而韬定律目前主要展示了密度维度的突破。 其次，有业内人士指出，381 款芯片中，大部分是通信和物联网芯片。这些芯片的设计复杂度远低于手机 SoC 和 AI 加速器。真正考验韬定律的，是即将发布的麒麟手机芯片。 最致命的质疑来自散热问题。批评者认为，逻辑越折叠、堆叠越密，芯片单位面积内的散热压力就呈指数级暴增。芯片如果烫到降频，再聪明的设计也无济于事。这也是西方早年研究类似技术但最终放弃的核心原因之一。 还有人认为，这项技术并非原创。3D 堆叠逻辑折叠的相关理论早就出现在 IEEE 顶级论文中。华为不过是受制裁所迫，走投无路才把这套被淘汰的技术包装成为全新的定律。 面对这些质疑，华为的回应显得异常克制。何庭波在接受采访时明确表示，韬定律并非要否定几何缩微，而是在几何缩微放缓的背景下提供一条补充路径。 她还透露，华为内部原本预判逻辑折叠这一技术路径需要十年才能取得突破，实际进展比预想要快。但这只是一个开始，前面还有很长的路要走。 事实上，华为自己比任何人都清楚韬定律的局限性。在何庭波发表的论文结尾，没有什么豪言壮语，只有一条条具体的、艰难的、长达数年的技术路线图。 这让我想起了 2019 年底，何庭波在致海思全体员工的那封内部信中说的话："今后的路，不会再有另一个十年来打造备胎然后再换胎了，缓冲区已经消失，每一个新产品一出生，将必须同步 ' 科技自立 ' 方案。" 六年过去了，华为半导体团队在极端压力下，设计并量产了 381 颗芯片。他们没有在别人制定的规则里死磕，而是换了一个赛道，走出了一条属于自己的路。 中文互联网上的质疑，其实反映了我们面对科技突破时的复杂心态。一方面，我们渴望中国企业能在核心技术上取得突破，打破西方的垄断。另一方面，我们又害怕希望落空，害怕被 "PPT 造车" 式的宣传所欺骗。 这种心态可以理解，但我们需要避免陷入二极管思维。韬定律没有自媒体吹的那么神，但它也绝不是某些人嘴里 "无奈的自嗨"。它是一家被逼到墙角的中国公司，用尽浑身解数打出的一套组合拳。这套拳法可能不会立刻 KO 对手，但它保证了自己不会被 KO，而且每一拳都在为最后那致命一击积蓄力量。 华为提出韬定律，最大的意义不在于它能立刻带来多大的性能提升，而在于它第一次让中国企业参与到了全球半导体产业底层规则的制定中。 至于那些质疑，其实也不全是坏事。真正的科学技术，从来都不怕质疑。它需要在质疑中不断完善，在实践中不断证明自己。 今年秋季，首款搭载逻辑折叠技术的麒麟芯片就将发布。到时候，所有的争论都会有一个初步的答案。 我们不妨多一点耐心，少一点浮躁。给华为一点时间，也给中国半导体一点时间。毕竟，科技自立从来都不是一蹴而就的事情。